(19)日本国特許庁 (JP) (12) 公開特許公報 (A)

(11)特許出願公開番号 特開2000-299243 (P2000-299243A)

(43)公開日 平成12年10月24日(2000.10.24)

(51) Int.Cl. ⁷		識別記号	F I	テーマコード(参考)
H01G	4/12	361	H 0 1 G 4/12	361 4K044
C 2 3 C	30/00		C 2 3 C 30/00	B 5E001

審査請求 未請求 請求項の数4 OL (全 5 頁)


(21)出願番号	特願平11-108846	(71)出願人	
			ティーディーケイ株式会社
(22)出願日	平成11年4月16日(1999.4.16)		東京都中央区日本橋1丁目13番1号
		(72)発明者	相庭 尚
			東京都中央区日本橋一丁目13番1号 ティ
			ーディーケイ株式会社内
		(72)発明者	落合 利明
			東京都中央区日本橋一丁目13番1号 ティ
			ーディーケイ株式会社内
		(74)代理人	100077702
			弁理士 竹下 和夫
			最終頁に続く

(54) 【発明の名称】 積層チップ型電子部品

(57)【要約】

【課題】 導電性の樹脂スペーストによる接合固定に要 する加熱処理並びに環境条件による経時劣化や湿度の影 響における外部電極の酸化を防ぎ、回路パターンのラン ド部と良好な電気的導通が得られる積層チップ型電子部 品を構成する。

【解決手段】 銅またはニッケルを主成分とする燒結金 属で内部電極10と電気的に導通する主電極層12aを 形成すると共に、外表面を酸化し難い貴金属のメッキ層 12cで覆った外部電極12を設ける。



1

【特許請求の範囲】

【請求項1】 内部電極をセラミックシートと交互に複数枚積層させて焼成した積層チップ素体を基体とし、その内部電極と電気的に導通する外部電極をチック素体の両端部に設ける積層チップ型電子部品において、銅またはニッケルを主成分とする燒結金属で内部電極と電気的に導通する主電極層を形成すると共に、外表面を酸化し難い貴金属のメッキ層で覆った外部電極を設けてなることを特徴とする積層チップ型電子部品。

【請求項2】 銅またはニッケルを主成分とする焼結金 10 属で内部電極と電気的に導通する主電極層を形成すると 共に、その主電極層の表面を酸化し難い貴金属のメッキ 層で覆った外部電極を設けてなることを特徴とする請求 項1に記載の積層チップ型電子部品。

【請求項3】 外表面を酸化し難い銀,金,パラジウム,白金またはそれらの合金である貴金属のメッキ層で 覆った外部電極を設けてなることを特徴とする請求項1 または2に記載の積層チップ型電子部品。

【請求項4】 卑金属の内部電極を設けてなることを特徴とする請求項1~3のいずれかに記載の積層チップ型電子部品。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は積層チップ型電子部品の改良に係り、詳しくは導電性の樹脂材料により回路パターンのランド部と電気的に導通接合するのに好適な外部電極の改良に関するものである。

[0002]

【0003】従来、その積層チップコンデンサの外部電極3は、銅(Cu)またはニッケル(Ni)を主成分とする 焼結金属で内部電極1と電気的に導通する主電極層3aを形成すると共に、主電極層3aの半田喰れを防ぐニッケル(Ni)のメッキ層3bで主電極層3aを覆い、更に、外表面を半田付け性の良好な錫(Sn)またはその合金(Sn-Pb)のメッキ層3cで覆うことにより形成されている

【0004】その積層チップコンデンサは、外部電極3を回路基板4の板面上に設けた回路パターンのランド部5に半田6で接合固定することにより回路基板4の板面に搭載されるが、半田6としては環境等の問題から鉛(Pb)の含まない銀(Ag)を主成分とした導電性の樹脂ペーストが用いられる傾向にある。

【0005】その導電性の樹脂ペーストを接合固定用と 50 形成し、この内部電極10をセラミックシートと交互に

すると、外部電極を回路パターンのランド部と電気的に 確実に導通固定するべく加熱処理で硬化させる場合があ る。然し、外部電極の最外層が錫(Sn)またはその合金 (Sn-Pb)のメッキ層であると、導電性の樹脂ペース トによる接合面が加熱処理に伴って酸化することにより

【0006】この錫(Sn)またはその合金(Sn-Pb) のメッキ層による最外層は通常の環境下でも表面の酸化 が経時的に進んで劣化する傾向にあり、特に、湿度の影響が大きくて外部電極の表面酸化による導通不良が発生し易い。

電気的導通不良を生ずる虞れがある。

[0007]

【発明が解決しようとする課題】本発明は、上述した課題に鑑み、導電性の樹脂スペーストによる接合固定に要する加熱処理並びに環境条件による経時劣化や湿度の影響における外部電極の酸化を防ぎ、回路パターンのランド部と良好な電気的導通が得られる積層チップ型電子部品を提供することを主たる目的とする。

【0008】また、本発明は内部電極の形成材料からコストダウンを図ると共に、その内部電極と良好な電気的導通が得られ、且つ、回路パターンのランド部とも良好な電気的導通が得られる積層チップ型電子部品を提供することを別の目的とする。

[0009]

【課題を解決するための手段】本発明の請求項1に記載の積層チップ型電子部品においては、銅またはニッケルを主成分とする焼結金属で内部電極と電気的に導通する主電極層を形成すると共に、外表面を酸化し難い貴金属のメッキ層で覆った外部電極を設けることにより構成されている。

【0010】本発明の請求項2に記載の積層チップ型電子部品においては、銅またはニッケルを主成分とする焼結金属で内部電極と電気的に導通する主電極層を形成すると共に、その主電極層の表面を酸化し難い貴金属のメッキ層で覆った外部電極を設けることにより構成されている。

【0011】本発明の請求項3に記載の積層チップ型電子部品においては、外表面を酸化し難い銀、金、パラジウム、白金またはそれらの合金である貴金属のメッキ層で覆った外部電極を設けることにより構成されている。

【0012】本発明の請求項4に記載の積層チップ型電子部品においては、卑金属の内部電極を設けることにより構成されている。

[0013]

【発明の実施の形態】図1の実施形態は、積層チップ電子部品として積層チップコンデンサを構成する場合を示す。この積層チップコンデンサは、チタン酸バリウムを含む誘電体材料からセラミックグリーンシートを形成し、それにニッケル等の卑金属から内部電極10を印刷形成し、この内部電極10をセラミックシートと交互に

2

3

4

複数枚積層させて焼成形成したコンデンサチップ素体1 1を基体とし、両端部には内部電極10と電気的に導通する外部電極12を設けることにより構成されている。 【0014】その外部電極12は、銅(Cu)またはニッケル(Ni)を主成分とする導電性ペーストをコンデンサ素体11の両端部に塗布し、これを焼付け処理した焼結金属により内部電極10と電気的に導通する主電極層12aを形成すると共に、主電極層12aの半田喰れを防ぐニッケルの電気メッキ層12bで主電極層12aを覆い、更に、外表面を酸化し難い銀(Ag),金(Au),パ 10ラジウム(Pd),白金(Pt)またはそれらの合金である貴金属の電気メッキ層12cで覆うことにより形成されている。

【0015】その外部電極12は、ニッケルの電気メッキ層12bを省き、銅(Cu)またはニッケル(Ni)を主成分とする導電性ペーストをコンデンサ素体11の両端部に塗布し、これを焼付け処理した焼結金属により内部電極10と電気的に導通する主電極層12aを形成すると共に、その外表面を酸化し難い銀(Ag)、金(Au)、パラジウム(Pd)、白金(Pt)またはこれらの合金である貴金属の電気メッキ層12cで覆うことによっても形成できる。

【0016】このように構成する積層チップコンデンサでは、内部電極10をニッケル等の卑金属で形成することからコストダウンを図れる。また、内部電極10を卑金属で形成しても、銅(Cu)またはニッケル(Ni)を主成分とする焼結金属により内部電極10と電気的に導通する主電極層12aを形成するため、外部電極12の主電極層12aと内部電極10と良好な電気的導通が取れ

【0017】また、外部電極12は外表面を酸化し難い銀*

*(Ag),金(Au),パラジウム(Pd),白金(Pt)またはこれらの合金である貴金属の電気メッキ層12cで覆うため、導電性の樹脂ペーストを半田13として外部電極12を回路パターンのランド部14に接合固定することにより回路基板15に搭載しても、導電性の樹脂ペーストによる接合固定に要する加熱処理並びに環境条件による経時劣化や湿度の影響における外部電極の酸化を防げて回路パターンのランド部14と良好な電気的導通が得られる。

【0018】その有効性を確認するべく、内部電極をニッケルで形成したコンデンサチップ素体を基体とし、次の表1で示すように銅またはニッケルを主成分とする導電性ペーストを塗布、焼き付けした主電極層を形成し、ニッケルによる第2のメッキ層を設けたもの(実施例1~4)と、第2層のメッキ層を設けないもの(実施例5~8)とにより、外表面を銀、金、パラジウム、白金のいずれかのメッキ層で覆った積層チップセラミックコンデンサを作製した。

【0019】その各実施例と特性を比較するべく、内部電極をニッケルで形成したコンデンサチップ素体を基体とし、銅を主成分とした導電性ペーストを焼き付けて主電極層を形成し、この主電極層をニッケルのメッキ層で覆い、更に、外表面を錫のメッキ層で覆って外部電極を設けた積層チップセラミックコンデンサ(従来例)を作製した。その他に、銅のみによる外部電極を設けた積層チップセラミックコンデンサ(比較例)も作製した。この積層チップセラミックコンデンサは、いずれも2.0×1.2×0.6mmの大きさで矩形形状のものに形成した。

30 [0020]

(3)

【表1】

Abdolas	外部電極の金属成分			
試料No.	第1層	第2層	最外層	
	主電極層	電気メッキ層	電気メッキ層	
(実施例1)	銅	ニッケル	銀	
	(膜厚 50 / m)	(膜厚2μm)	(膜/2 0. 1~5 /1 m)	
(実施例2)	銅	ニッケル	パラジウム	
	(膜厚 60 μ m)	(膜厚2μm)	(膜は0.1~3ヵm)	
(実施例3)	銅	ニッケル	金	
	(膜厚 50 / m)	(関型2μm)	(膜厚 0.05~3 μ m)	
(実施例4)	鋼	ニッケル	自金	
	(膜厚 60 // m)	(模様 2 μm)	(膜厚 0.05~3μm)	
(実施例5)	ニッケル (膜暦 60 μm)	なし	銀 (膜は 0. 1~5 μ m)	
(実施例6)	ニッケル (膜は60μm)	なし	パラジウム (膜は 0.1~8 μm)	
(実施例7)	ニッケル (膜厚 60 μm)	なし	仓 {膜厚 0. 05~3ヵm)	
(実施例8)	ニッケル (膜厚60μm)	なし	白金 (膜厚 0. 05~3 μ m)	
9 (従来例)	銅	ニッケル	錫	
	(脱厚 60μm)	(膜以 2 μ m)	(膜厚2μm)	
0 (比較例)	銅 (膜尺 60 // m)	なし	なし	

5

【0021】その積層チップコンデンサを各試料1~1 0とし、アルミナ基板を回路基板として夫々5個ずつ回 路パターンのランド部と導電性樹脂により接着し、次の 試験条件で各導通抵抗の変化を測定した。また、各導通 抵抗は図1のポイントで接続した測定回路により外部電 極と導電性樹脂の接合部分とにおいて抵抗値を測定し

【0022】第1の耐湿性での導通抵抗は、85℃,8*

*5%RH:100時間で測定した。第2のPCTでの導 通抵抗は、121℃, 95%RH2パスカル: 100時 間で測定した。第3の熱衝撃での導通抵抗は、−55℃ ~125℃(常温なし、各30分/サイクル):100 サイクルで測定した。この結果は、次の表2で示す通り であった。なお、表中、Kは×1000を示す。

【表2】

【0023】

- h hil	耐湿性試験での 導通抵抗の変化 (Ω)		PCTでの 導通抵抗の変化 (Q)		熱衝撃での 導通抵抗の変化 (Ω)	
武科 No.	初期値	試験 100 時間後	初期値	試験 100 時間後	初期低	試験 100 時間後
1(実施例 1)	0.1~0.3	0.1~0.3	0.1~0.3	0.1~0.3	0.1~0.3	0.1~0.3
2(実施例 2)	0.1∼0.3	0.1~0.3	0.1~0.3	0.1~0.3	$0.1 \sim 0.3$	0.1~0.3
3(実施例 3)	0.1~0.3	0.1~0.3	0.1~0.3	0.1~0.3	0.1~0.3	D. 1~0.3
4(実施例 4)	0.1~0.3	0.1~0.3	0.1~0.3	0.1~0.3	0.1~0.3	0.1~0.3
5(実施例 5)	0.1~0.3	0.1~0.3	0.1~0.3	0.1~0.3	0.1~0.3	0.1~0.3
6(実施例 6)	0.1~0.3	$0.1 \sim 0.3$	0.1~0.3	0.1~0.3	0.1~0.3	0.1~0.3
?(実施例 7)	0.1~0.3	0.1~0.3	0.1~0.3	0.1~0.3	0.1~0.3	0.1~0.3
8(実施例 8)	0.1~0.3	0.1~0.3	0.1~0.3	0.1~0.3	0.1~0.3	0.1~0.3
9 (従来例)	0.1~0.2	*1~10	0.1~0.2	\$1K~10K	0.1~0.2	*0.5~20
10(比較例)	0.1~0.3	*1~10	0.1~0.3	*1K~10K	0.1~0.3	*I~10

【0024】この表2から判るように、試料No9,1 Oのものは耐湿試験、PCT, 熱衝撃試験のいずれにお いても大幅に導通抵抗が増加し、試料No1~8に比べ て30倍~30000倍の抵抗値の上昇が見られた。そ の導通抵抗の増加は本来の回路特性を確保できないとこ 30 劣化を防止することができる。 ろから、電子回路としては品質の悪いものとなる。これ に対し、試料No1~8のものはいずれの試験において も殆ど導通抵抗の変化は見られなかった。

【0025】上述した実施例では外表面を銀、金、パラ ジウム, 白金のいずれかのメッキ層で覆って外部電極を 形成したものを示したが、外表面を銀、金、パラジウ ム、白金の合金によるメッキ層で覆った外部電極でも同 様な電気的特性が得られる。また、内部電極は従来例と 同様に、ニッケル等の卑金属で形成しても、外表面を 銀,金,パラジウム,白金またはこれらの合金のメッキ 40 層で覆って外部電極を形成すれば、導電性の接着樹脂に よる良好な電気的導通乃至は接合が得られる。

【0026】なお、上述した外部電極の構成は積層チッ プコンデンサの他に、積層チップインダクタ、LC複合 チップ電子部品、共振器等の外部電極としても有効な効 果が得られる。

[0027]

【発明の効果】以上の如く、本発明の請求項1~3に係 るいずれの積層チップ型電子部品に依れば、外表面を酸 化し難い貴金属のメッキ層で覆った外部電極を設けるこ※50

※とにより、導電性の樹脂スペーストによる接合固定に要 する加熱処理並びに環境条件による経時劣化や湿度の影 響における外部電極の酸化が防げ、回路パターンのラン ド部と良好な電気的導通が得られてQ値等の電気特性の

【0028】本発明の請求項4に係る積層チップ型電子 部品に依れば、内部電極を卑金属材料から形成すること によりコストダウンを図ると共に、銅またはニッケルを 主成分とする燒結金属で内部電極と電気的に導通する主 電極層を形成すると共に、外表面を半田付け性の良好な 貴金属のメッキ層で覆った外部電極を設けることによ り、内部電極と良好な電気的導通が得られ、且つ、回路 パターンのランド部とも良好な電気的導通が得られる。 【図面の簡単な説明】

【図1】本発明に係る積層チップ型電子部品の構成並び に導通抵抗の測定ポイントを示す説明図である。

【図2】従来例に係る積層チップ型電子部品の構成を示 す説明図である。

【符号の説明】

	1 0	内部電極
	1 1	積層チップ素体
	1 2	外部電極
	12a	主電極層
	12b	ニッケルのメッキ層
)	12c	貴金属のメッキ層


(図1)外部電極

12 12a 主電極

10 12b

黄金属メッキ層

12a 13



フロントページの続き

(72)発明者 丸野 哲司 東京都中央区日本橋一丁目13番1号 ティ ーディーケイ株式会社内 F 夕一ム(参考) 4K044 AA13 AB10 BA06 BA08 BB02 BC02 BC14 CA15 CA18 5E001 AB03 AC09 AE02 AE03 AF00 AF06 AH01 AH07 AH08 AJ03